文献

J-GLOBAL ID：201402241701725122   整理番号：14A0146102

SRAMのための製造後の自己改善方式の下でのPFETのNBTIの信頼性

NBTI Reliability of PFETs under Post-Fabrication Self-Improvement Scheme for SRAM

著者 (5件)： ALIAS Nurul Ezaila (Univ. of Tokyo, Tokyo, JPN) ,  KUMAR Anil (Univ. of Tokyo, Tokyo, JPN) ,  SARAYA Takuya (Univ. of Tokyo, Tokyo, JPN) ,  MIYANO Shinji (Semiconductor Technol. Academic Res. Center (STARC), Yokohama-shi, JPN) ,  HIRAMOTO Toshiro (Univ. of Tokyo, Tokyo, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E96-C  号： 5  ページ： 620-623  発行年： 2013年05月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,製造後のSRAMに自己改善方式を適用後のp型FET(PFET)の信頼性について測定実験を行ったものである。自己改善方式では高電圧ストレスによる不揮発性閾値電圧V_thのシフトを利用する。実験によって,ストレス電圧(3.2V)の印加によってp型FETのV_thはシフトするが,n型FETのV_thはシフトしないことがわかった。40nmの技術を用いて,6トランジスタのSRAMセルのデバイスマトリックスアレイのテグを作製した。SRAMのpチャンネルFETに自己改善方式を適用し,負バイアス温度不安定性(NBTI)の低下と寿命予測について,自己改善方式を適用しないp型FETと比較した。その結果,自己改善方式の適用によってp型FETのNBTI寿命はわずかに短くなるけれども,寿命の差はほんのわずかで,自己改善方式は信頼性において重大な問題を有しないことがわかった。

シソーラス用語： *SRAM ,  *FET【トランジスタ】 ,  計測 ,  電圧変動 ,  改良 ,  *寿命予測 ,  MOSFET ,  トランジスタ
準シソーラス用語： 信頼性測定 ,  電圧ストレス ,  品質改善 ,  *負バイアス温度不安定性 ,  閾値電圧シフト

分類 (4件)： トランジスタ  (NC03070N) ,  固体デバイス計測・試験・信頼性  (NC03040G) ,  記憶装置  (JC04060F) ,  信頼性  (KB04040H)

引用文献 (20件)：

• [1] B. Hoeneisen and C.A. Mead, “Fundamental limitations in microelectronics — I. MOS technology,” Solid-State Electronics, vol.15, pp.819-829, 1972.
• [2] T. Mizuno, J. Okamura, and A. Toriumi, “Experimental study of threshold voltage fluctuation due to statistical variation of channel dopant number in MOSFETs,” IEEE Trans. Electron Devices, vol.41, pp.2216-2221, Nov. 1994.
• [3] Y. Yasuda, M. Takamiya, and T. Hiramoto, “Separation of effects of statistical impurity number fluctuations and position distribution on V_th fluctuations in scaled MOSFETs,” IEEE Trans. Electron Devices, vol.47, pp.1838-1842, 2000.
• [4] A. Asenov, “Simulation of statistical variability in nano MOSFETs,” VLSI Tech. Symp., pp.86-87, 2007.
• [5] K. Takeuchi, T. Fukai, T. Tsunomura, A.T. Putra, A. Nishida, S. Kamohara, and T. Hiramoto, “Understanding random threshold voltage fluctuation by comparing multiple fabs and technologies,” IEDM Tech. Dig., pp.467-470, 2007.

タイトルに関連する用語 (3件)： SRAM ,  自己 ,  NBTI