文献

J-GLOBAL ID：201402253704774890   整理番号：14A0565846

GP-GPUを用いた高速並列論理シミュレーション手法

A High-Speed Parallel Logic Simulation Method Using GP-GPU

著者 (3件)： 橋口拓哉 (高知大 大学院) ,  豊永昌彦 (高知大 大学院) ,  村岡道明 (高知大 大学院)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 497(CPSY2013 105-121)  ページ： 109-114  発行年： 2014年03月08日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本研究では,GP-GPU(General Purpose Graphics Processing Unit)を用いた並列論理回路シミュレーションアルゴリズムおよびその高速化手法について提案し,それに基づいたプロトタイプを開発した。さらに,大規模回路のシミュレーションを高速で行うために,本アルゴリズムを基に論理回路を並列処理向きのロジックコーンに変換し,GPUの複数SM(Streaming Multiprocessor)および複数GPUを用いて演算の並列度を向上させることにより高速化を図った。その性能を商用シミュレータと比較したところ,組合せ回路で最大43倍,順序回路で最大6.3倍の高速性が得られた。(著者抄録)

シソーラス用語： *専用プロセッサ ,  *高速度 ,  *論理シミュレーション ,  論理回路 ,  マイクロプロセッサ ,  *並列アルゴリズム ,  並列処理 ,  データ
準シソーラス用語： *GPGPU ,  GPU【プロセッサ】 ,  ストリーミングデータ

分類 (1件)： 計算機シミュレーション  (JE11000H)

引用文献 (9件)：

• Debapriya Chatterjee, Andrew DeOrio, Valeria Bertacco, "Event-Driven Gate-Level Simulation with GP-GPUs", DAC'09, July 26-31, 2009
• Debapriya Chatterjee, Andrew DeOrio, Valeria Bertacco "GCS: HighPerformance Gate Level Simulation with GPGPUs", 978-3-9810801-5-5/DATE09©2009 EDAA
• Bo Wang, Yuhao Zhu, Yangdong Deng, "Distributed Time, Conservative Parallel Logic Simulation on GPUs", DAC'10, June 12-18, 2010
• Sara Vinco, Debapriya Chatterjee, "SAGA: SystemC Acceleration on GPU Architectures", DAC 2012, June 3-7, 2012
• 大菊祥子,橋口拓哉,豊永昌彦,木棡道明"GP-GPUを用いた並列論理シミュレーションアルゴリズムの評価",DAシンポジウム2012論文集,pp.109-114,2012年8月29日

タイトルに関連する用語 (4件)： GP ,  GPU ,  論理シミュレーション ,  手法