特許

J-GLOBAL ID：201703011354665743

ハッシュ関数計算装置および方法

発明者： 青木 孝 ,  宮崎 昭彦 ,  羽田野 孝裕 ,  戸川 望 ,  島崎 健太 ,  津田 俊隆 ,  朴 容震
出願人/特許権者： 日本電信電話株式会社 ,  学校法人早稲田大学
代理人 (3件)： 山川 政樹 ,  山川 茂樹 ,  小池 勇三
公報種別：公開公報
出願番号（国際出願番号）：特願2015-182838
公開番号（公開出願番号）：特開2017-058500
出願日： 2015年09月16日
公開日（公表日）： 2017年03月23日
要約：

【課題】十分な一様性を確保しつつ、回路規模を削減することができるハッシュ関数計算装置を提供する。【解決手段】乱数パターン出力部11が、線形帰還シフトレジスタ(LFSR)により発生したM-1ビットの基準パタンRPSに基づいて、ハッシュ値OUTを構成するビットhn(n=0,1,2,...,N-1の整数)ごとに、Mビットの乱数パタンRPnを発生させ、マスク処理部12が、これら乱数パタンRPnをMビットの引数INに基づきそれぞれマスク処理することにより乱数データQnを抽出し、リダクション処理部13が、これら乱数データQnごとに、当該Mビットの乱数データQnの各ビット値の排他的論理和をそれぞれ計算することにより、ハッシュ値OUTを構成する各ビット値hnを出力する。【選択図】図1

請求項（抜粋）：

入力されたM(Mは2以上の整数)ビットの引数から、N(NはMより小さい整数)ビットのハッシュ値を計算して出力するハッシュ関数計算装置であって、 線形帰還シフトレジスタ(LFSR)により基準パタンを発生させた後、この基準パタンに基づいて、前記ハッシュ値を構成するビットごとに、Mビットの乱数パタンを生成して出力する乱数パタン出力部と、 前記各乱数パタンを前記引数に基づきそれぞれマスク処理することにより乱数データを抽出するマスク処理部と、 前記乱数データごとに、当該乱数データに含まれる各ビット値の排他的論理和をそれぞれ計算することにより、前記ハッシュ値を構成する各ビット値を出力するリダクション処理部と を備えることを特徴とするハッシュ関数計算装置。

IPC (1件)：

G09C 1/00

FI (1件)：

G09C1/00 650Z

Fターム (3件)：

5J104AA18 ,  5J104NA12 ,  5J104NA39