特許

J-GLOBAL ID：202203018927895506

半導体装置及びその製造方法

発明者： 丹沢 徹
出願人/特許権者： 国立大学法人静岡大学
代理人 (2件)： 長谷川 芳樹 ,  諏澤 勇司
公報種別：特許公報
出願番号（国際出願番号）：JP2018031369
特許番号：特許第7109795号
出願日： 2018年08月24日
請求項（抜粋）：

【請求項1】 半導体基板と、 前記半導体基板上の第1の高さの第1の面に沿って互いに平行になるように形成された直線状の複数の第1の配線部、 前記半導体基板上の第2の高さの第2の面に沿って前記複数の第1の配線部に交差する方向に形成された直線状の複数の第2の配線部、及び 前記複数の第1の配線部のそれぞれにおける前記第1の面に垂直な方向から見た前記複数の第2の配線部との交差部と、前記複数の第2の配線部のそれぞれとの間において、前記第1の配線部及び前記第2の配線部と接続して設けられた複数の記憶素子を有する第1の領域と、 前記半導体基板上の前記第1の面に沿って互いに平行になるように形成された直線状の複数の第3の配線部、 前記半導体基板上の前記第2の面に沿って前記複数の第3の配線部に交差する方向に形成された直線状の複数の第4の配線部、及び 前記第3の配線部と前記第4の配線部との間に少なくとも配置された絶縁体を有する第2の領域と、を備える半導体装置。

IPC (7件)：

H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  H01L 27/1151 ( 201 7.01) ,  H01L 27/1156 ( 201 7.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01)

FI (5件)：

H01L 27/04 A ,  H01L 27/04 C ,  H01L 27/115 7 ,  H01L 27/115 3 ,  H01L 29/78 371