3D多積層WOW応用のための40nmノード2Gb DRAMによって証明された300mmウエハを用いた4μmまでの超薄層化

KIM Y.S.; KIM Y.S.; KODAMA S.; KODAMA S.; MIZUSHIMA Y.; MIZUSHIMA Y.; MAEDA N.; MAEDA N.; KITADA H.; KITADA H.; FUJIMOTO K.; FUJIMOTO K.; NAKAMURA T.; SUZUKI D.; KAWAI A.; ARAI K.; OHBA T.

文献

J-GLOBAL ID：201402279744978943 整理番号：14A1448767

3D多積層WOW応用のための40nmノード2Gb DRAMによって証明された300mmウエハを用いた4μmまでの超薄層化

Ultra Thinning down to 4-μm using 300-mm Wafer proven by 40-nm Node 2Gb DRAM for 3D Multi-stack WOW Applications

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=14A1448767&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=14A1448767&from=J-GLOBAL&jstjournalNo=A0035B") }}

著者 (17件)： , , , , , , , , , , , , , , , ,
資料名：
巻： 2014 ページ： 22-23 発行年： 2014年
JST資料番号： A0035B ISSN： 0743-1562 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

, , , ,

半導体集積回路

, , , , , , ,

前のページに戻る