文献
J-GLOBAL ID:200902165213139631
整理番号:01A0039802
低電圧フラッシュメモリ用センス回路の設計
Design of a Sense Circuit for Low-Voltage Flash Memories.
著者 (4件):
TANZAWA T
(Development Center, Yokohama, JPN)
,
TAKANO Y
(Development Center, Yokohama, JPN)
,
TAURA T
(Development Center, Yokohama, JPN)
,
ATSUMI S
(Development Center, Yokohama, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
35
号:
10
ページ:
1415-1421
発行年:
2000年10月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)