Rchr

J-GLOBAL ID：200901013432247379 Update date: Aug. 30, 2020

Iwane Masahiko

イワネマサヒコ | Iwane Masahiko

Affiliation and department：
Job title： Professor
Homepage URL (1)： http://www.arch.comp.kyutech.ac.jp

Research field (1)： Information theory

Research theme for competitive and other funds (4)：

再構成可能処理装置に関する研究
並列処理に関する研究
Study on Reconfigurable Processing
Study on Parallel Processing

MISC (49)：

An FPGA Implementation of a DWT with 5/3 Filter Using Semi-Programmable Hardware(jointly worked). The 2008 IEEE Asia Pacific Conference on Circuits and Systems (accepted). 2008
FPGAベースオンチップマルチプロセッサにおける同期付きキャッシュメモリの実装と評価(共著). 情報処理学会論文誌. 2008. 49. 4. 1657-1668
An FPGA Implementation of a DWT with 5/3 Filter Using Semi-Programmable Hardware(jointly worked). The 2008 IEEE Asia Pacific Conference on Circuits and Systems (accepted). 2008
HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(共著). 電子情報通信学会技術研究報告. 2007. 106. 602. 25-30
A Programmable Load/Store Unit on C-based Hardware Design for FPGA(共著). IEEE International Conference on Field-Programmable Technology 2007. 2007. 361-364

ｍore...

Education (2)：

- 1968 Kyoto University Faculty of Engineering
- 1968 Kyoto University Faculty of Engineering

Professional career (1)：

(BLANK) (Kyoto University)

Association Membership(s) (2)：

電子情報通信学会 , 情報処理学会

※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page

TOP

BOTTOM