Rchr
J-GLOBAL ID：200901054635102447
Update date: Sep. 19, 2022
Masui Shoichi
マスイ シヨウイチ | Masui Shoichi
Contact this researcher
You can send email directly to the researcher.
Homepage URL (1)：
http://db.tohoku.ac.jp/whois/detail/99145dfca625e5d1b02c63fd0dd52ea6.html
Research field (1)：
Electronic devices and equipment
Research keywords (2)：
ミクスト・シグナル集積回路アーキテクチャ・回路設計
, Mixed-Signal IC Architecture and Circuit Design
Research theme for competitive and other funds (6)：
2007 - 強誘電体メモリの応用
2007 - RF/アナログ回路のトップダウン設計手法の研究
2007 - Mixed Signal SoCのアーキテクチャ、回路設計
2007 - Application of ferroelectric memory
2007 - Topdown design methodology of RF/Analog Circuits
2007 - Architecture and circuit design for mixed-signal SoC
Show all
MISC (136)：
Zule Xu, Jun Gyu Lee, Shoichi Masui. Self-Dithered Digital Delta-Sigma Modulators for Fractional-N PLL. IEICE TRANSACTIONS ON ELECTRONICS. 2011. E94C. 6. 1065-1068
Zule Xu, Jun Gyu Lee, Shoichi Masui. Self-Dithered Digital Delta-Sigma Modulators for Fractional-N PLL. IEICE TRANSACTIONS ON ELECTRONICS. 2011. E94C. 6. 1065-1068
Takayuki Konishi, Kenji Inazu, Jun Gyu Lee, Masanori Natsui, Shoichi Masui, Boris Murmann. Design Optimization of High-Speed and Low-Power Operational Transconductance Amplifier Using g(m)/I-D Lookup Table Methodology. IEICE TRANSACTIONS ON ELECTRONICS. 2011. E94C. 3. 334-345
Takayuki Konishi, Kenji Inazu, Jun Gyu Lee, Masanori Natsui, Shoichi Masui, Boris Murmann. Design Optimization of High-Speed and Low-Power Operational Transconductance Amplifier Using g(m)/I-D Lookup Table Methodology. IEICE TRANSACTIONS ON ELECTRONICS. 2011. E94C. 3. 334-345
MASUI Shoichi, KONISHI Takayuki. RF/Analog Circuit Design in Scaled Digital CMOS Technology. IEEJ Transactions on Sensors and Micromachines. 2011. 131. 1. 30-33
ｍore...
Books (12)：
これだけは知っておきたいファインセラミックスのすべて (第二版)
日刊工業新聞社 2005 ISBN:4526054429
これだけは知っておきたいファインセラミックスのすべて (第二版)
日刊工業新聞社 2005
これだけは知っておきたいファインセラミックスのすべて (第二版)
日刊工業新聞社 2005 ISBN:4526054429
これだけは知っておきたいファインセラミックスのすべて (第二版)
日刊工業新聞社 2005
強誘電体メモリーの新展開
シーエムシー出版 2004
ｍore...
Lectures and oral presentations (70)：
gm/ID Lookup Table法を基礎としたアナログ回路最適化設計
(集積回路研究会(ICD) 2011)
Optimization of Program and Restore Operations in CMOS-Compatible Nonvolatile Latch
(2011年電子情報通信学会 ソサイエティ大会 2011)
Broadband Low Noise Amplifier Design in Scaled CMOS Technology
(集積回路研究会(ICD) 2011)
微細CMOSテクノロジにおけるアナログ回路設計の研究
(集積回路研究会(ICD) 2011)
gm/ID Lookup Table法を基礎としたアナログ回路最適化設計
(集積回路研究会(ICD) 2011)
ｍore...
Works (2)：
先端RFトランシーバ技術の研究
2007 - 2008
Research on Advanced Wireless Transceiver IC design
2007 - 2008
Education (4)：
- 1984 Nagoya University
- 1984 Nagoya University Graduate School, Division of Engineering
- 1982 Nagoya University School of Engineering
- 1982 Nagoya University Faculty of Engineering
Professional career (1)：
博士(工学) (東京工業大学)
Work history (8)：
2001 - 2007 富士通研究所
2007 - - 東北大学 電気通信研究所 教授
2001 - 2001 University of Toronto
1999 - 2001 富士通・富士通研究所
1992 - 1999 新日本製鐵
1990 - 1992 Stanford University 客員研究員
1984 - 1990 新日本製鐵 第一技術研究所
Tohoku University Research Institute of Electrical Communication, Laboratory for Brainware Systems, Microarchitecture,Microarchitecture Professor
Show all
Awards (4)：
2004 - 文部科学大臣賞(研究功績者)
2004 - 文部科学大臣賞(研究功績者)
2003 - 第10回FPGA/PLD Design Conferenceユーザ・プレゼンテーション審査員特別賞
2003 - 第10回FPGA/PLD Design Conferenceユーザ・プレゼンテーション審査員特別賞
Association Membership(s) (2)：
IEEE
, IEEE
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in
researchmap
.
For details, see here
.
Return to Previous Page
TOP
BOTTOM
