Art

J-GLOBAL ID：200902000154314514   Reference number：88A0174598

Analysis of electronic circuit with REDUCE and FORTRAN system.

数式処理システムを用いた電子回路網の処理

Author (2)： KOTAMA KIMIO (山梨大 工) ,  SUZUKI YOSHIHIKO (山梨大 工)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 87  Issue： 353  Page： 1-6(CAS87-222)  Publication year： Jan. 29, 1988 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： electronic circuit ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=88A0174598&from=J-GLOBAL&jstjournalNo=S0532B") }}

JST classification (1)： Electronic circuits in general  (NC05010N)

Terms in the title (2)： 数式処理 ,  電子回路