Art

J-GLOBAL ID：200902001847528298   Reference number：87A0143913

The second generation device simulator “CADDETH” for sub-micron device modelings.

サブミクロンモデル化用第二世代デバイスシミュレータ“CADDETH”

Author (4)： MASUDA H (Hitachi Ltd., Tokyo, JPN) ,  TOYABE T (Hitachi Ltd., Tokyo, JPN) ,  AOKI Y (Hitachi Ltd., Tokyo, JPN) ,  HAGIWARA T (Hitachi Ltd., Tokyo, JPN)
Material： IEEE International Symposium on Circuits and Systems  (Proceedings of the IEEE International Symposium on Circuits and Systems)
Volume： 1985  Issue： Vol.2  Page： 909-911  Publication year： 1985 
JST Material Number： A0757A  ISSN： 0271-4302  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： VLSI ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=87A0143913&from=J-GLOBAL&jstjournalNo=A0757A") }}

JST classification (1)： Semiconductor integrated circuit  (NC03162T)

Terms in the title (4)： サブ ,  モデル化 ,  世代 ,  デバイスシミュレータ