Art

J-GLOBAL ID：200902002006723262   Reference number：90A0335955

Multilayer wiring by P-SiO/bias sputter quartz lamination.

P-SiO/バイアススパッタクォーツ積層による多層配線

Author (5)： MASE KOICHI (東芝) ,  KATSURA TOSHIHIKO (東芝) ,  YASUBE MASAYASU (東芝) ,  AOYAMA MASAHARU (東芝) ,  FURUGUCHI TAKAO (東芝)
Material： 月刊Semiconductor World  (月刊セミコンダクターワールド)
Volume： 9  Issue： 6  Page： 50-54  Publication year： Apr. 1990 
JST Material Number： Y0509A  ISSN： 0286-5025  Document type： Article
Article type： 解説  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： bipolar integrated circuit ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=90A0335955&from=J-GLOBAL&jstjournalNo=Y0509A") }}

JST classification (1)： Manufacturing technology of solid-state devices  (NC03030V)

Terms in the title (2)： SiO ,  多層配線