Art
J-GLOBAL ID：200902015704880374   Reference number：85A0154294

Gated address technique for memory array.

メモリアレイに対するゲートアドレス技術
Author (3)：
CHAN Y H

About CHAN Y H

(IBM Corp.)

About IBM Corp.

, 
HOMA W S

About HOMA W S

(IBM Corp.)

About IBM Corp.

, 
RITTER G A

About RITTER G A

(IBM Corp.)

About IBM Corp.


Material：
IBM Technical Disclosure Bulletin  (IBM Tech Disclosure Bull)

About IBM Technical Disclosure Bulletin


Volume： 27  Issue： 3  Page： 1771-1775  Publication year： Aug. 1984 
JST Material Number： E0292B  ISSN： 0018-8689  CODEN： IBMTA  Document type： Article
Article type： 解説  Country of issue： United States (USA)  Language： ENGLISH (EN)
Thesaurus term：
Thesaurus term/Semi thesaurus term
Keywords indexed to the article.
All keywords is available on JDreamIII(charged).
On J-GLOBAL, this item will be available after more than half a year after the record posted. In addtion, medical articles require to login to MyJ-GLOBAL.
input output interface

About input output interface

,...
   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=85A0154294&from=J-GLOBAL&jstjournalNo=E0292B") }}
JST classification (1)：
JST classification
Category name(code) classified by JST.
I/O interfaces 
(JC04040J)

About I/O interfaces

Terms in the title (3)：
Terms in the title
Keywords automatically extracted from the title.
メモリアレイ

About メモリアレイ

, 
ゲート

About ゲート

, 
アドレス

About アドレス


Return to Previous Page

TOP

BOTTOM