Art

J-GLOBAL ID：200902051267798198   Reference number：87A0019107

An algorithm to eliminate all complex triangles in a maximal planar graph for use in VLSI floor-plan.

VLSIの配置設計に使用するための最大平面グラフから複雑な三角形を全部取除くアルゴリズム

Author (3)： TSUKIYAMA S (Osaka Univ., Suita, JPN) ,  KOIKE K (Osaka Univ., Suita, JPN) ,  SHIRAKAWA I (Osaka Univ., Suita, JPN)
Material： IEEE International Symposium on Circuits and Systems  (Proceedings of the IEEE International Symposium on Circuits and Systems)
Volume： 1986  Issue： Vol.1  Page： 321-324  Publication year： 1986 
JST Material Number： A0757A  ISSN： 0271-4302  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： VLSI ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=87A0019107&from=J-GLOBAL&jstjournalNo=A0757A") }}

JST classification (1)： General  (NC03161C)

Terms in the title (5)： VLSI ,  配置設計 ,  平面グラフ ,  三角形 ,  アルゴリズム