Art

J-GLOBAL ID：200902131041395809   Reference number：93A0433284

Device Simulation of Ultra-thin SOI Power MOSFET.

超薄層SOIパワーMOSFETのデバイスシミュレーション

Author (3)： SAKAI TATSUO (NTT 境界領域研) ,  HASEKIOGLU A (Rensselaer Polytechnic Inst.) ,  YACHI TOSHIAKI (NTT 境界領域研)
Material： 電子情報通信学会大会講演論文集  (電子情報通信学会ソサイエティ大会講演論文集)
Volume： 1993  Issue： Shunki Pt 5  Page： 5.183  Publication year： Mar. 1993 
JST Material Number： G0508A  ISSN： 1349-1369  Document type： Proceedings
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *SOI structure ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=93A0433284&from=J-GLOBAL&jstjournalNo=G0508A") }}

JST classification (1)： Transistors  (NC03070N)

Terms in the title (4)： 薄層 ,  SOI ,  パワーMOSFET ,  デバイスシミュレーション