Art

J-GLOBAL ID：200902131050230740   Reference number：99A0581236

Evaluation of Sub-0.1μm CMOS Internal Capacitance by using Transient Device Simulation.

過渡的デバイスシミュレーションによるサブ0.1μmCMOSの内部容量解析

Author (2)： TSUJI KIYOTAKA (NEC) ,  TAKEUCHI KIYOSHI (NEC)
Material： 応用物理学会学術講演会講演予稿集  (Extended Abstracts. Annual Meeting. Japan Society of Applied Physics)
Volume： 59th  Issue： 2  Page： 791  Publication year： Sep. 1998 
JST Material Number： Y0055A  Document type： Proceedings
Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Terms in the title (3)： デバイスシミュレーション ,  サブ ,  容量解析