Art

J-GLOBAL ID：200902165125292675   Reference number：99A0050824

P-4 Process-A Novel High-Density, Low-Cost Multilayer Planar Thin-Film PWB Technology.

P-4プロセス:新しい高密度,低コストの多層プレーナ薄膜PWB(プリント基板)技術

Author (2)： LI W (Georgia Inst. Technol., GA) ,  TUMMALA R (Georgia Inst. Technol., GA)
Material： Proceedings. Electronic Components & Technology Conference  (IEEE Electronic Components and Technology Conference)
Volume： 48th  Page： 151-157  Publication year： 1998 
JST Material Number： H0393A  ISSN： 0569-5503  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *multichip packaging ,...
Semi thesaurus term： multi chip moldule ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0050824&from=J-GLOBAL&jstjournalNo=H0393A") }}

JST classification (2)： Manufacturing technology of solid-state devices  (NC03030V) ,  Printed circuits  (NA05040O)

Terms in the title (8)： P-4 ,  プロセス ,  高密度 ,  多層 ,  プレーナ ,  薄膜 ,  PWB ,  プリント基板