Art

J-GLOBAL ID：200902165137678196   Reference number：98A0807358

VLSI Design and Implementation of An Improved Squaring Circuit by Combinational Logic.

組合せ論理による改良されたスクエアリング回路のVLSI設計と実現

Author (2)： ABDEL-ATY-ZOHDY H S (Oakland Univ., MI, USA) ,  HIASAT A A (Oakland Univ., MI, USA)
Material： Conference Record. Asilomar Conference on Signals, Systems & Computers  (Conf Rec Asilomar Conf Signals, Syst Comput)
Volume： 31st  Issue： Vol.1  Page： 426-429  Publication year： 1997 
JST Material Number： D0709A  ISSN： 1058-6393  Document type： Proceedings
Country of issue： United States (USA)  Language： ENGLISH (EN)

Terms in the title (4)： 組合せ ,  論理 ,  スクエア ,  VLSI設計