Art

J-GLOBAL ID：201702221068925477   Reference number：17A0417573

16.4 A 5mW 7b 2.4GS/s 1-then-2b/cycle SAR ADC with background offset calibration

バックグラウンドオフセット較正を用いた16.4 5mW,7b,2.4GS/s Iそして2b/サイクルSARA DC【Powered by NICT】

Author (6)： Chan Chi-Hang (University of Macau, Macao, China) ,  Zhu Yan (University of Macau, Macao, China) ,  Ho Iok-Meng (University of Macau, Macao, China) ,  Zhang Wai-Hong (University of Macau, Macao, China) ,  U Seng-Pan (University of Macau, Macao, China) ,  Martins Rui Paulo (University of Macau, Macao, China)
Material： IEEE Conference Proceedings  (IEEE Conf Proc)
Volume： 2017  Issue： ISSCC  Page： 282-283  Publication year： 2017 
JST Material Number： W2441A  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Abstract/Point： Wireless communication systems...

Register(free) or Log In to access     To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=17A0417573&from=J-GLOBAL&jstjournalNo=W2441A") }}

Thesaurus term： interleaving ,  energy efficiency ,  successive approximation ,  charge(battery) ,  resolving power ,  prototype ,  register ,  Ethernet ,  comparator ,  *offset ,  computer architecture ,  complementary metal oxide semiconductor
Semi thesaurus term： 時間インタリービング ,  プリチャージ ,  低電力化 , 【Automatic Indexing@JST】

JST classification (1)： AD/DA conversion circuits  (NC05080M)

Terms in the title (6)： バックグラウンド ,  オフセット ,  較正 ,  サイクル ,  SARA ,  DC