Art

J-GLOBAL ID：201702240376072473   Reference number：17A0020767

Runtime NBTI Mitigation for Processor Lifespan Extension via Selective Node Control

選択的ノード制御によるプロセッサ寿命拡張のための実行時NBTI緩和【Powered by NICT】

Author (6)： Bian Song ,  Shintani Michihiro ,  Wang Zheng ,  Hiromoto Masayuki ,  Chattopadhyay Anupam ,  Sato Takashi
Material： IEEE Conference Proceedings  (IEEE Conf Proc)
Volume： 2016  Issue： ATS  Page： 234-239  Publication year： 2016 
JST Material Number： W2441A  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Abstract/Point： Negative bias temperature inst...

Register(free) or Log In to access     To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=17A0020767&from=J-GLOBAL&jstjournalNo=W2441A") }}

Thesaurus term： bias ,  relaxation phenomenon ,  genetic programming ,  reliability(property) ,  electric power ,  span ,  transistor ,  *arithmetic processor ,  healing
Semi thesaurus term： クロスレイヤ ,  バイアス電圧 ,  CMOS技術 ,  ナノスケール ,  *NBTI , 【Automatic Indexing@JST】

JST classification (1)： Special-purpose arithmetic and control units  (JC04030Y)

Terms in the title (6)： ノード ,  プロセッサ ,  寿命 ,  拡張 ,  NBTI ,  緩和