Art

J-GLOBAL ID：201602287009730505   Reference number：16A1205408

Rapid design space exploration of multi-clock domain MPSoCs with hybrid prototyping

ハイブリッドプロトタイピングによる多重クロック領域MPSoCの高速設計空間探査【Powered by NICT】

Author (2)： Saboori Ehsan (Department of Electrical and Computer Engineering, Concordia University, Montreal, Canada) ,  Abdi Samar (Department of Electrical and Computer Engineering, Concordia University, Montreal, Canada)
Material： IEEE Conference Proceedings  (IEEE Conf Proc)
Volume： 2016  Issue： CCECE  Page： 1-6  Publication year： 2016 
JST Material Number： W2441A  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Abstract/Point： This paper presents novel tech...

Register(free) or Log In to access     To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=16A1205408&from=J-GLOBAL&jstjournalNo=W2441A") }}

Thesaurus term： performance analysis ,  JPEG ,  *high speed ,  FPGA ,  *prototyping ,  *multiplex ,  packet ,  electric power ,  performance evaluation ,  *clock
Semi thesaurus term： 高精度 ,  MP3 ,  マルチコアプロセッサ ,  クロック周波数 ,  *設計空間 , 【Automatic Indexing@JST】

JST classification (1)： Graphic and image processing in general  (JE04010I)

Terms in the title (6)： プロトタイピング ,  多重 ,  クロック ,  MPSoC ,  設計空間 ,  探査