Art

J-GLOBAL ID：201702227974095251   Reference number：17A0053627

Jitter Generation Circuit for High-Speed I/O Interface Jitter Tolerant Testing

高速入出力インターフェース回路ジッタ耐性試験用のジッタ生成回路の検討

Author (5)： ARAFUNE TAKUYA (群馬大 大学院理工学府) ,  OZAWA YUKI (群馬大 大学院理工学府) ,  SHIOTA RYOJI (ソシオネクスト) ,  HATAYAMA KAZUMI (群馬大 大学院理工学府) ,  KOBAYASHI HARUO (群馬大 大学院理工学府)
Material： 電気学会電子回路研究会資料  (電気学会研究会資料)
Volume： ECT-16  Issue： 82-97.99-109  Page： 71-76  Publication year： Dec. 14, 2016 
JST Material Number： X0578A  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *jitter ,  signal generation ,  *input output interface ,  response ,  test ,  *testing device ,  delta-sigma modulation ,  communication system
Semi thesaurus term： fast responding ,  LSI testing ,  information and communication system

JST classification (2)： Other electronic circuits  (NC05090X) ,  Measurement,testing and reliability of solid-state devices  (NC03040G)

Terms in the title (5)： 入出力 ,  インターフェース回路 ,  ジッタ ,  耐性 ,  試験