研究者

J-GLOBAL ID：200901044368214677 更新日: 2024年02月14日

桜井貴康

サクライタカヤス | Sakurai Takayasu

所属機関・部署：
職名：教授
ホームページURL (2件)： http://lowpower.iis.u-tokyo.ac.jp/index_e.html , http://lowpower.iis.u-tokyo.ac.jp/

研究キーワード (14件)：ワイヤレス , スーパーコネクト , 配線 , メモリ , 設計 , VLSI , 低消費電力 , Wireless , Super-Connect , Interconnect , Memory , Design , VLSI , Low Power

競争的資金等の研究課題 (2件)：

低消費電力高速VLSI設計ディープサブミクロンVLSI設計低電力志向ソフトウェア極短距離ワイヤレスLSI
Low Power High Performance VLSI Design Deep-Submicron VLSI Design Low Power Oriented Software Ultra Short-range Wireless LSI

論文 (4件)：

Koichi Ishida, Tadashi Yasufuku, Shinji Miyamoto, Hiroto Nakai, Makoto Takamiya, Takayasu Sakurai, Ken Takeuchi. 1.8 V Low-Transient-Energy Adaptive Program-Voltage Generator Based on Boost Converter for 3D-Integrated NAND Flash SSD. IEEE JOURNAL OF SOLID-STATE CIRCUITS. 2011. 46. 6. 1478-1487
Shin and Sakurai 'Power Distribution Analysis of VLSI Interconnects Using Model Order Reduction'. IEEE Trans. on CAD, 2001
Kawaguchi, Nose and Sakurai 'A Super Cut-off CMOS Scheme for 0.5U Super Voltage With Pico Ampere Stand by Current'. IEEE J. Solid-State Circuit, 2000
Nose and Sakurai, "Analysis and Future Trend of Short-Circuit Power". IEEE Trans. on CAD, 2000

MISC (6件)：

CMOS超LSIの設計. 培風館、1989
MOS集積回路の基礎. 近代科学社、1992
低消費電力・高速LSI技術. リアライズ社、1998
Shin and Sakurai 'Power Distribution Analysis of VLSI Interconnects using Model Order Reduction'. IEEE Trans. on CAD, 2001
Kawaguchi, Nose and Sakurai 'A Super Cut-off CMOS Scheme for 0.5V Super Voltage with Picoampere Stand by Current'. IEEE J. Solid-State Circuit, 2000

もっと見る

特許 (4件)：

学歴 (3件)：

東京大学
東京大学大学院工学系研究科電子工学専攻
University of Tokyo

学位 (1件)：

工学博士

経歴 (10件)：

1996 - 東京大学生産技術研究所教授
1996 - University of Tokyo, Institute of Industrial
1990 - 株式会社東芝
1990 - (株)東芝
1988 - カリフォルニア大学バークレー校客員研究員

全件表示

所属学会 (6件)：

電子情報通信学会 , 応用物理学会 , IEEE , JSPS , IEICE , IEEE

※　J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。登録・更新については、こちらをご覧ください。

前のページに戻る

TOP

BOTTOM