石浦菜岐佐

イシウラナギサ | Ishiura Nagisa

所属機関・部署：
職名：教授

研究分野 (1件)：計算機システム

研究キーワード (3件)：コンパイラ , VLSIの計算機援用設計 , 計算機科学

競争的資金等の研究課題 (6件)：

全件表示

論文 (23件)：

N. Ishiura, Y. Oosako. Introducing Real Constraints in Partitioned ILP-Based Biding in High-Level Synthesis. Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016). 2016. 303-304
H. Takebayashi, N. Ishiura, K. Azuma, N. Yoshida, H. Kanbara. High-Level Synthesis of Embedded Systems Controller from Erlang. Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016). 2016. 285-290
M. Shimizu, N. Ishiura. Extending Distributed Control for High-Level Synthesis beyond Borders of Basic Blocks. Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016). 2016. 172-177
K. Tanaka, N. Ishiura, M. Nishimura, A. Fukui. Random Testing Back-end of Compiler Infrastructure LLVM. Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016). 2016. 88-89
M. Iwatsuji, A. Hashimoto, N. Ishiura. Detecting Missed Arithmetic Optimization in C Compilers by Differential Random Testing. Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016). 2016. 2-3

MISC (1件)：

特許 (4件)：

講演・口頭発表等 (19件)：

不定サイクル演算に対応した分散制御における動的演算バインディング
(電子情報通信学会技術研究報告, VLD2013-128 2014)
PerlのためのCUDAバインディングフレームワークPerCUDA
(電子情報通信学会技術研究報告, VLD2013-132 2014)
CPU密結合型アクセラレータの機械語プログラムからの自動合成
(電子情報通信学会技術研究報告, VLD2013-133 2014)
機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ
(電子情報通信学会技術研究報告, VLD2012-119 2013)
Cコンパイラの算術最適化のランダムテストにおける式生成の強化
(電子情報通信学会技術研究報告, VLD2012-117 2013)

学位 (5件)：

経歴 (1件)：

所属学会 (4件)：

IEEE , ACM , 電子情報通信学会 , 情報処理学会

※　J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。登録・更新については、こちらをご覧ください。

石浦 菜岐佐