研究者
J-GLOBAL ID:200901054635102447
更新日: 2022年09月19日
桝井 昇一
マスイ シヨウイチ | Masui Shoichi
この研究者にコンタクトする
直接研究者へメールで問い合わせることができます。
ホームページURL (1件):
http://db.tohoku.ac.jp/whois/detail/99145dfca625e5d1b02c63fd0dd52ea6.html
研究分野 (1件):
電子デバイス、電子機器
研究キーワード (2件):
ミクスト・シグナル集積回路アーキテクチャ・回路設計
, Mixed-Signal IC Architecture and Circuit Design
競争的資金等の研究課題 (6件):
2007 - 強誘電体メモリの応用
2007 - RF/アナログ回路のトップダウン設計手法の研究
2007 - Mixed Signal SoCのアーキテクチャ、回路設計
2007 - Application of ferroelectric memory
2007 - Topdown design methodology of RF/Analog Circuits
2007 - Architecture and circuit design for mixed-signal SoC
全件表示
MISC (136件):
Zule Xu, Jun Gyu Lee, Shoichi Masui. Self-Dithered Digital Delta-Sigma Modulators for Fractional-N PLL. IEICE TRANSACTIONS ON ELECTRONICS. 2011. E94C. 6. 1065-1068
Zule Xu, Jun Gyu Lee, Shoichi Masui. Self-Dithered Digital Delta-Sigma Modulators for Fractional-N PLL. IEICE TRANSACTIONS ON ELECTRONICS. 2011. E94C. 6. 1065-1068
Takayuki Konishi, Kenji Inazu, Jun Gyu Lee, Masanori Natsui, Shoichi Masui, Boris Murmann. Design Optimization of High-Speed and Low-Power Operational Transconductance Amplifier Using g(m)/I-D Lookup Table Methodology. IEICE TRANSACTIONS ON ELECTRONICS. 2011. E94C. 3. 334-345
Takayuki Konishi, Kenji Inazu, Jun Gyu Lee, Masanori Natsui, Shoichi Masui, Boris Murmann. Design Optimization of High-Speed and Low-Power Operational Transconductance Amplifier Using g(m)/I-D Lookup Table Methodology. IEICE TRANSACTIONS ON ELECTRONICS. 2011. E94C. 3. 334-345
桝井昇一, 小西貴之. 微細化ディジタルCMOS技術によって変わるRF/アナログ回路設計. 電気学会誌. 2011. 131. 1. 30-33
もっと見る
書籍 (12件):
これだけは知っておきたいファインセラミックスのすべて (第二版)
日刊工業新聞社 2005 ISBN:4526054429
これだけは知っておきたいファインセラミックスのすべて (第二版)
日刊工業新聞社 2005
これだけは知っておきたいファインセラミックスのすべて (第二版)
日刊工業新聞社 2005 ISBN:4526054429
これだけは知っておきたいファインセラミックスのすべて (第二版)
日刊工業新聞社 2005
強誘電体メモリーの新展開
シーエムシー出版 2004
もっと見る
講演・口頭発表等 (70件):
gm/ID Lookup Table法を基礎としたアナログ回路最適化設計
(集積回路研究会(ICD) 2011)
Optimization of Program and Restore Operations in CMOS-Compatible Nonvolatile Latch
(2011年電子情報通信学会 ソサイエティ大会 2011)
Broadband Low Noise Amplifier Design in Scaled CMOS Technology
(集積回路研究会(ICD) 2011)
微細CMOSテクノロジにおけるアナログ回路設計の研究
(集積回路研究会(ICD) 2011)
gm/ID Lookup Table法を基礎としたアナログ回路最適化設計
(集積回路研究会(ICD) 2011)
もっと見る
Works (2件):
先端RFトランシーバ技術の研究
2007 - 2008
Research on Advanced Wireless Transceiver IC design
2007 - 2008
学歴 (4件):
- 1984 名古屋大学 工学研究科 電気・電子
- 1984 名古屋大学
- 1982 名古屋大学 工学部 電気工学科
- 1982 名古屋大学
学位 (1件):
博士(工学) (東京工業大学)
経歴 (8件):
2001 - 2007 富士通研究所
2007 - - 東北大学 電気通信研究所 教授
2001 - 2001 University of Toronto
1999 - 2001 富士通・富士通研究所
1992 - 1999 新日本製鐵
1990 - 1992 Stanford University 客員研究員
1984 - 1990 新日本製鐵 第一技術研究所
東北大学 電気通信研究所 附属ブレインウェア実験施設 マイクロアーキテクチャ研究室 マイクロアーキテクチャ研究部 教授
全件表示
受賞 (4件):
2004 - 文部科学大臣賞(研究功績者)
2004 - 文部科学大臣賞(研究功績者)
2003 - 第10回FPGA/PLD Design Conferenceユーザ・プレゼンテーション審査員特別賞
2003 - 第10回FPGA/PLD Design Conferenceユーザ・プレゼンテーション審査員特別賞
所属学会 (2件):
IEEE
, IEEE
※ J-GLOBALの研究者情報は、
researchmap
の登録情報に基づき表示しています。 登録・更新については、
こちら
をご覧ください。
前のページに戻る
TOP
BOTTOM