並列処理システムの多段結合回路網のLSI設計

文献

J-GLOBAL ID：200902015673856534 整理番号：81A0121334

LSI design considerations for multistage interconnection networks for parallel processing systems.

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=81A0121334&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=81A0121334&from=J-GLOBAL&jstjournalNo=D0758A") }}

著者 (1件)：
資料名：
巻： 14th 号： 1 ページ： 219-227 発行年： 1981年
JST資料番号： D0758A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

大規模並列処理システム用プロセッサ結合ネットワークを構成する...

,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=81A0121334&from=J-GLOBAL&jstjournalNo=D0758A") }}

汎用演算制御装置

, , ,

前のページに戻る