文献

J-GLOBAL ID：200902115471356593   整理番号：00A0897545

W/ポリシリコンゲートとCuデュアルダマシン配線技術を使った0.38μmピッチDRAMと0.42μmピッチロジックICを集積した高密度埋込DRAM技術

High Density Embedded DRAM Technology with 0.38μm Pitch in DRAM and 0.42μm Pitch in LOGIC by W/PolySi Gate and Cu Dual Damascene Metallization.

著者 (9件)： TAKENAKA N (Matsushita Electronics Corp., Kyoto, JPN) ,  SEGAWA M (Matsushita Electronics Corp., Kyoto, JPN) ,  YONEDA K (Matsushita Electronics Corp., Kyoto, JPN) ,  KOSHIO A (Matsushita Electronics Corp., Kyoto, JPN) ,  KATO Y (Matsushita Electronics Corp., Kyoto, JPN) ,  INUISHI M (Mitsubishi Electric Corp., Hyogo, JPN) ,  KOMORI S (Mitsubishi Electric Corp., Hyogo, JPN) ,  SHIRAHATA M (Mitsubishi Electric Corp., Hyogo, JPN) ,  EIMORI T (Mitsubishi Electric Corp., Hyogo, JPN)
資料名： Digest of Technical Papers. Symposium on VLSI Technology  (Digest of Technical Papers. Symposium on VLSI Technology)
巻： 2000  ページ： 62-63  発行年： 2000年 
JST資料番号： A0035B  ISSN： 0743-1562  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 0.38μmピッチのDRAMと0.42μmピッチのロジック...

シソーラス用語： *半導体プロセス ,...
準シソーラス用語： 埋込DRAM ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0897545&from=J-GLOBAL&jstjournalNo=A0035B") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (9件)： Cu ,  デュアルダマシン配線 ,  ピッチ ,  DRAM ,  ロジック ,  IC ,  集積 ,  高密度 ,  埋込DRAM