文献

J-GLOBAL ID：200902130722574373   整理番号：01A0601087

二重オフセット埋込ソース/ドレイン・エクステンションと低温SiNプロセスを使った80nm CMOSFET技術

80nm CMOSFET Technology Using Double Offset-Implanted Source/Drain Extension and Low Temperature SiN Process.

著者 (9件)： SAYAMA H (Mitsubishi Electric Corp., Hyogo, JPN) ,  NISHIDA Y (Mitsubishi Electric Corp., Hyogo, JPN) ,  ODA H (Mitsubishi Electric Corp., Hyogo, JPN) ,  TSUCHIMOTO J (Mitsubishi Electric Corp., Hyogo, JPN) ,  UMEDA H (Mitsubishi Electric Corp., Hyogo, JPN) ,  TERAMOTO A (Mitsubishi Electric Corp., Hyogo, JPN) ,  EIKYU K (Mitsubishi Electric Corp., Hyogo, JPN) ,  INOUE Y (Mitsubishi Electric Corp., Hyogo, JPN) ,  INUISHI M (Mitsubishi Electric Corp., Hyogo, JPN)
資料名： Technical Digest. International Electron Devices Meeting  (Technical Digest. International Electron Devices Meeting)
巻： 2000  ページ： 10.5.1-10.5.4  発行年： 2000年 
JST資料番号： C0829B  ISSN： 0163-1918  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 回路性能を改善するために,MOSFETのチャネル長の縮小化が...

シソーラス用語： *MOSFET ,...
準シソーラス用語： ソース/ドレインエクステンション ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0601087&from=J-GLOBAL&jstjournalNo=C0829B") }}

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (9件)： オフセット ,  埋込 ,  ソース ,  ドレイン ,  エクステンション ,  低温 ,  SiN ,  プロセス ,  CMOSFET