文献

J-GLOBAL ID：200902142015732173   整理番号：99A0098871

0.35μmSOI-CMOS埋込みセルアレイ128Kb SRAMのソフトエラー免疫性

A 128Kb SRAM with Soft Error Immunity for 0.35μm SOI-CMOS Embedded Cell Arrays.

著者 (6件)： WADA Y (Mitsubishi Electric Corp., Hyogo, JPN) ,  NII K (Mitsubishi Electric Corp., Hyogo, JPN) ,  KURIYAMA H (Mitsubishi Electric Corp., Hyogo, JPN) ,  MAEDA S (Mitsubishi Electric Corp., Hyogo, JPN) ,  UEDA K (Mitsubishi Electric Corp., Hyogo, JPN) ,  MATSUDA Y (Mitsubishi Electric Corp., Hyogo, JPN)
資料名： Proceedings. IEEE International SOI Conference  (Proceedings. IEEE International SOI Conference)
巻： 1998  ページ： 127-128  発行年： 1998年 
JST資料番号： W0784A  ISSN： 1078-621X  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 埋込みセルアレイは,高品質の高密度メモリやアナログ回路をディ...

シソーラス用語： *SOI構造 ,...
準シソーラス用語： 埋込みセルアレイ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0098871&from=J-GLOBAL&jstjournalNo=W0784A") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (5件)： CMOS ,  埋込み ,  セルアレイ ,  SRAM ,  ソフトエラー