文献

J-GLOBAL ID：200902165014676610   整理番号：02A0026419

電圧適応タイミング発生スキームとリソグラフィー的対称セルを使った汎用V_dd 0.65~2.0V,32kBキャッシュ

Universal-V_dd 0.65-2.0-V 32-kB Cache Using a Voltage-Adapted Timing-Generation Scheme and a Lithographically Symmetrical Cell.

著者 (9件)： OSADA K (Hitachi Ltd., Tokyo, JPN) ,  SHIN L (Sun Microsystems Inc., CA, USA) ,  KHAN M (Hitachi Semiconductor America, CA, USA) ,  LIOU Y (Hitachi Semiconductor America, CA, USA) ,  WANG K (Silicon Access Networks, CA, USA) ,  SHOJI K (Hitachi Ltd., Tokyo, JPN) ,  KURODA K (Hitachi Ltd., Tokyo, JPN) ,  IKEDA S (Hitachi Ltd., Tokyo, JPN) ,  ISHIBASHI K (Hitachi Ltd., Tokyo, JPN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 36  号： 11  ページ： 1738-1744  発行年： 2001年11月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近システム負荷に応じて動作周波数と供給電圧を変化できる低消...

シソーラス用語： マイクロプロセッサ ,...
準シソーラス用語： タイミング発生 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=02A0026419&from=J-GLOBAL&jstjournalNo=B0761A") }}

分類 (3件)： 汎用演算制御装置  (JC04020N) ,  半導体集積回路  (NC03162T) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (7件)： 適応 ,  スキーム ,  リソグラフィー ,  対称 ,  セル ,  汎用 ,  キャッシュ