文献

J-GLOBAL ID：200902165137678196   整理番号：98A0807358

組合せ論理による改良されたスクエアリング回路のVLSI設計と実現

VLSI Design and Implementation of An Improved Squaring Circuit by Combinational Logic.

著者 (2件)： ABDEL-ATY-ZOHDY H S (Oakland Univ., MI, USA) ,  HIASAT A A (Oakland Univ., MI, USA)
資料名： Conference Record. Asilomar Conference on Signals, Systems & Computers  (Conference Record. Asilomar Conference on Signals, Systems & Computers)
巻： 31st  号： Vol.1  ページ： 426-429  発行年： 1997年 
JST資料番号： D0709A  ISSN： 1058-6393  資料種別： 会議録 (C)
発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

タイトルに関連する用語 (4件)： 組合せ ,  論理 ,  スクエア ,  VLSI設計