文献

J-GLOBAL ID：200902212454201794   整理番号：07A0973697

オンチップPLLを用いた実時間スキャンテスト手法

An At-Speed Scan Test Scheme Using On-Chip PLL

著者 (4件)： Fan Xiaoxin (Key Lab. of Computer System and Architecture, Chinese Acad. of Sciences, Beijing) ,  Li Huawei (Key Lab. of Computer System and Architecture, Chinese Acad. of Sciences, Beijing) ,  Hu Yu (Key Lab. of Computer System and Architecture, Chinese Acad. of Sciences, Beijing) ,  Li Xiaowei (Key Lab. of Computer System and Architecture, Chinese Acad. of Sciences, Beijing)
資料名： Jisuanji Fuzhu Sheji yu Tuxingxue Xuebao  (Jisuanji Fuzhu Sheji yu Tuxingxue Xuebao)
巻： 19  号： 3  ページ： 366-370  発行年： 2007年 
JST資料番号： W1498A  ISSN： 1003-9775  CODEN： JFTXFX  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： VLSIのテストで,タイミング関連故障を効率的に検出する実時間テストが広く用いられている。実時間テストのための,一つの重要問題は,いかにしてシステム速度でテストクロックを生成するかである。本稿では,オンチップPLL(位相同期ループ)ベース実時間スキャンテスト手法を提案した。本手法では,シフト段階の間はATE(自動試験装置)クロックを使用した。立ち上げと収集段階では,オンチップPLLを実時間クロック生成のために使用した。それで,実時間スキャンテストは低速度のATEを用いても行うことができた。AC97制御回路における実験結果により,本提案手法の有効性を証明した。Data from the ScienceChina, LCAS. Translated by JST

シソーラス用語： 超小形回路技術 ,  *位相同期ループ ,  時間 ,  *走査 ,  実験 ,  *超LSI ,  故障 ,  クロック ,  *試験装置 ,  計測
準シソーラス用語： PLL【信号】 ,  VLSI ,  *オンチップ ,  スキャン ,  ディレイ故障 ,  テスト ,  実時間 ,  測定法

分類 (1件)： CAD,CAM  (JE10000A)

タイトルに関連する用語 (5件)： オンチップ ,  PLL ,  実時間 ,  スキャンテスト ,  手法