文献

J-GLOBAL ID：200902235377717480   整理番号：08A1150610

C/C++のためのトランザクション構成要素の設計と実装

Design and Implementation of Transactional Constructs for C/C++

著者 (14件)： NI Yang (Intel Corp.) ,  WELC Adam (Intel Corp.) ,  ADL-TABATABAI Ali-Reza (Intel Corp.) ,  BACH Moshe (Intel Corp.) ,  BERKOWITS Sion (Intel Corp.) ,  COWNIE James (Intel Corp.) ,  GEVA Robert (Intel Corp.) ,  KOZHUKOW Sergey (Intel Corp.) ,  NARAYANASWAMY Ravi (Intel Corp.) ,  OLIVIER Jeffrey (Intel Corp.) ,  PREIS Serguei (Intel Corp.) ,  SAHA Bratin (Intel Corp.) ,  TAL Ady (Intel Corp.) ,  TIAN Xinmin (Intel Corp.)
資料名： ACM SIGPLAN Notices (Association for Computing Machinery. Special Interest Group on Programming Languages)  (ACM SIGPLAN Notices (Association for Computing Machinery. Special Interest Group on Programming Languages))
巻： 43  号： 10  ページ： 195-211  発行年： 2008年10月 
JST資料番号： D0915A  ISSN： 0362-1340  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： トランザクションメモリ(TM)は,ロックに比べ単純な並行制御機構として近年関心を集めている。APIによりソフトウェアトランザクションメモリ(STM)をプロトタイピングする手法も試みられているが,並行プログラミングを単純化するという目的には十分とは言えない。本論文は,C++にトランザクションプログラミング用の第一級言語構成を追加する,完全なSTMシステムを述べた。このシステムは,新しいC++言語拡張,これらの拡張を変換・最適化するコンパイラ,および高性能STM実行時ライブラリから構成される。20種類の並列プログラムを8コアプロセッサ上で実行した実験結果を報告し,提案したSTMのスケーラビリティ,コンパイラ最適化の効果,などを実証した。

シソーラス用語： 記憶装置 ,  ロック【計算機】 ,  並行処理 ,  同期制御 ,  ソフトウェアコンポーネント ,  計算機プログラミング ,  C言語 ,  コンパイラ ,  ライブラリ【計算機】 ,  計算機プログラム ,  マイクロプロセッサ ,  スケーラビリティ【計算機】 ,  最適化 ,  プログラム実行 ,  *C++言語 ,  言語設計
準シソーラス用語： *トランザクションメモリ ,  並列プログラミング ,  並列プログラム ,  マルチコアプロセッサ

分類 (1件)： 汎用プログラミング言語  (JD03051H)

タイトルに関連する用語 (4件)： C++ ,  構成要素 ,  設計 ,  実装