特許
J-GLOBAL ID：200903000620335750
データ処理装置、データ処理プログラム、およびデータ処理プログラムを記録した記録媒体
発明者：
出願人/特許権者：
代理人 (3件)：
原 謙三
, 木島 隆一
, 金子 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-153221
公開番号（公開出願番号）：特開2004-355397
出願日： 2003年05月29日
公開日（公表日）： 2004年12月16日
要約：
【課題】値再利用を行う際に、主記憶へのアクセスを減少させることによって処理の高速化をより促進することが可能なデータ処理装置を提供する。【解決手段】RFに、再利用すべき命令区間の主記憶入力アドレスRA、該主記憶入力アドレスに対応する有効フラグR1、および比較要否フラグC、主記憶出力アドレスWA、上記主記憶出力アドレスに対応する有効フラグW1を登録し、RBに、該命令区間の主記憶入力値、主記憶出力値、および、レジスタ出力値を登録しておく。再利用を行う際には、比較要否フラグCに、主記憶入力値の比較が必要ないことを示すフラグがセットされている場合には、主記憶入力値の比較を行うことなく、登録されている主記憶出力値およびレジスタ出力値を出力する。【選択図】 図1
請求項（抜粋）：
主記憶手段から命令区間を読み出し、演算処理を行った結果を主記憶手段に書き込む処理を行うデータ処理装置において、
上記主記憶手段から読み出した命令区間に基づく演算を行う第1の演算手段と、上記第1の演算手段による上記主記憶手段に対する読み出しおよび書き込み時に用いられるレジスタと、1つ以上の命令区間に関する情報をそれぞれエントリとして記憶する命令区間記憶手段とを備え、
上記命令区間記憶手段に、各エントリに対応して、レジスタ入力値、主記憶入力アドレス、主記憶入力値、主記憶出力アドレス、主記憶出力値、および、レジスタ出力値が登録されているとともに、上記主記憶入力アドレスに対応して比較要否フラグが登録されており、
上記第1の演算手段が、
命令区間を実行する際に、レジスタ入力値を取得する第1のステップと、
上記命令区間記憶手段に記憶されているエントリの中から、上記第1のステップで取得したレジスタ入力値と一致するレジスタ入力値が登録されているエントリを抽出する第2のステップと、
上記第2のステップで抽出されたエントリに対応する主記憶入力アドレスを抽出し、該主記憶入力アドレスに対応する比較要否フラグに、主記憶入力値の比較が必要であることを示すフラグがセットされているか否かを判定する第3のステップと、
上記第3ステップで、比較が必要であることを示すフラグがセットされていないと判定された場合に、主記憶入力値の比較を行うことなしに、該当エントリに登録されている主記憶出力値を、該当エントリに登録されている主記憶出力アドレスに出力するとともに、該当エントリに登録されているレジスタ出力値を上記レジスタに出力する第4のステップとを行うことを特徴とするデータ処理装置。
IPC (4件)：
G06F9/40
, G06F9/34
, G06F9/38
, G06F12/08
G06F9/40 310A
, G06F9/40 310C
, G06F9/34 340
, G06F9/34 350A
, G06F9/38 390
, G06F12/08 531B
, G06F12/08 551Z
5B005JJ01
, 5B005KK14
, 5B005MM01
, 5B005PP11
, 5B005PP21
, 5B013AA20
, 5B013BB20
, 5B033AA01
, 5B033AA02
, 5B033AA03
, 5B033AA04
, 5B033DA16
, 5B033DE07
, 5B033EA13
