特許
J-GLOBAL ID：200903004471717542
テスト対象パス選択方法、その装置および記録媒体
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
川久保 新一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-036626
公開番号（公開出願番号）：特開平11-218563
出願日： 1998年02月03日
公開日（公表日）： 1999年08月10日
要約：
【要約】【課題】 パス遅延故障テストの対象であるテスト対象パス数を大幅に削減し、パス遅延故障テストのコストを低減することができるテスト対象パス選択方法、その装置および記録媒体を提供することを目的とするものである。【解決手段】 論理回路の組合せ回路部分における所定パスの設計遅延が所定の閾値を越えるパスの集合を作成し、所定の閾値を越えるパスの集合に含まれる所定の2つのパスについて、それらのパスの実遅延の存在区間を比較し、この比較結果に応じて、パス遅延故障テストの対象であるテスト対象パスを選択するものである。
請求項（抜粋）：
論理回路の組合せ回路部分における所定パスの設計遅延が所定の閾値を越えるパスの集合を作成するパス集合の作成段階と;上記所定の閾値を越えるパスの集合に含まれる所定の2つのパスについて、それらのパスの実遅延を比較する実遅延比較段階と;上記実遅延比較段階における比較結果に応じて、パス遅延故障テストの対象であるテスト対象パスを選択するテスト対象パス選択段階と;を有することを特徴とするテスト対象パス選択方法。
IPC (3件)：
G01R 31/317
, G01R 31/3183
, H03K 19/00
G01R 31/28 A
, H03K 19/00 B
, G01R 31/28 Q
