特許
J-GLOBAL ID：200903041613015624
連想メモリシステム、連想メモリシステムの制御方法、およびデータ処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人原謙三国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2005-234806
公開番号（公開出願番号）：特開2007-048411
出願日： 2005年08月12日
公開日（公表日）： 2007年02月22日
要約：
【課題】 データの登録を行う際の処理速度を向上させる連想メモリシステムを提供する。【解決手段】 V=0優先検出部24は、Vビット記憶部に記憶されている情報に基づいて、CAM部13に空きエントリがある場合に、1つの空きエントリを選択する。そして、GATE部23は、CAM部13に対する書き込みデータが入力された場合に、V=0優先検出部24によって選択されたエントリに対して、該書き込みデータを書き込む制御を行う。【選択図】 図1
請求項（抜粋）：
複数のデータを複数のエントリとして記憶するとともに、入力データが入力されると、記憶されているエントリのうち、該入力データに一致するエントリが選択される第1のメモリと、
上記第1のメモリに記憶されている複数のエントリのそれぞれに対応してデータを記憶し、上記第1のメモリにおいて選択されたエントリに対応するデータを出力する第2のメモリとを備える連想メモリシステムであって、
上記第1のメモリにおける各エントリが空き状態であるか否かを示す空きエントリ情報を記憶する空きエントリ記憶部と、
上記空きエントリ記憶部に記憶されている情報に基づいて、上記第1のメモリに空きエントリがある場合に、1つの空きエントリを選択する空きエントリ選択部と、
上記第1のメモリに対する書き込みデータが入力された場合に、上記空きエントリ選択部によって選択されたエントリに対して、該書き込みデータを書き込む書き込み制御部とを備えることを特徴とする連想メモリシステム。
IPC (1件)：
FI (2件)：
G11C15/04 C
, G11C15/04 631C
