特許

J-GLOBAL ID：200903043989509671

二重構造ウエルを有する半導体装置およびその製造方法

発明者： 小森 重樹 ,  黒井 隆 ,  犬石 昌秀
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-049869
公開番号（公開出願番号）：特開平5-067753
出願日： 1992年03月06日
公開日（公表日）： 1993年03月19日
要約：

【要約】【目的】 少数キャリアの注入による種々の不都合な現象の発生を防止し、安定したデバイス特性を有ししかも集積度の高い半導体装置を提供する。【構成】 p型のシリコン基板と、このシリコン基板の表面近傍に形成されたp型の第1ウェルと、この第1ウェルに近接して、シリコン基板表面近傍に形成されたn型の第2ウェルとを備える。この第2ウェルの内側には、p型の第3ウェルが形成され、さらに、第1ウェルおよび第2ウェルの双方の直下に延びるように、第1,第2ウェルよりも高濃度のp型不純物を含む導電層が形成されている。【効果】 少数キャリアが注入したとしても、導電層で再結合して消滅し、第1ウェルへのキャリア注入が防止される。

請求項（抜粋）：

第1導電型の半導体基板と、この半導体基板の表面近傍に形成された第1導電型の第1ウェルと、この第1ウェルに近接して、前記半導体基板表面近傍に形成された第2導電型の第2ウェルと、この第2ウェルの内側に形成された第1導電型の第3ウェルと、前記第1ウェルおよび前記第2ウェルの双方の直下に延びるように、前記半導体基板内に形成されるとともに、前記半導体基板よりも高濃度の第1導電型不純物を含む導電層とを備えた二重構造ウェルを有する半導体装置。