特許

J-GLOBAL ID：200903048026568208

半導体装置

発明者： 山本 佳嗣 ,  鈴木 敏 ,  竹内 日出雄
出願人/特許権者： 三菱電機株式会社
代理人 (3件)： 河宮 治 ,  山田 卓二 ,  中野 晴夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-179242
公開番号（公開出願番号）：特開2005-019509
出願日： 2003年06月24日
公開日（公表日）： 2005年01月20日
要約：

【課題】GaAs基板に設けられた段差部上に形成された半導体装置、特に、{111}傾斜面上に形成された、不純物がシリコンからなるp型領域を含む半導体装置の提供を目的とする。【解決手段】段差部上に形成された半導体装置が、互いに略平行な2つの{100}平坦面と、{100}平坦面に挟まれた{111}傾斜面とを備えた表面を有するGaAs基板と、表面上に設けられたn型の第1GaAs層と、第1GaAs層上に設けられた第2GaAs層であって、シリコンを不純物として導入することにより、{100}平坦面上をn型GaAs領域とし{111}傾斜面上をp型GaAs領域とした第2GaAs層と、p型GaAs領域上に設けられたゲート電極と、ゲート電極を挟むように、n型GaAs領域上に設けられたソース電極およびドレイン電極とを含む。【選択図】 図1

請求項（抜粋）：

段差部上に形成された半導体装置であって、 互いに略平行な2つの{100}平坦面と、該{100}平坦面に挟まれた{111}傾斜面とを備えた表面を有するGaAs基板と、 該表面上に設けられたn型の第1GaAs層と、 該第1GaAs層上に設けられた第2GaAs層であって、シリコンを不純物として導入することにより、該{100}平坦面上をn型GaAs領域とし、該{111}傾斜面上をp型GaAs領域とした該第2GaAs層と、 該p型GaAs領域上に設けられたゲート電極と、 該ゲート電極を挟むように、該n型GaAs領域上に設けられたソース電極およびドレイン電極とを含む接合型電界効果トランジスタを含む半導体装置。

IPC (11件)：

H01L21/337 ,  H01L21/06 ,  H01L21/28 ,  H01L21/331 ,  H01L21/8222 ,  H01L21/8232 ,  H01L27/06 ,  H01L27/095 ,  H01L29/417 ,  H01L29/737 ,  H01L29/808

FI (7件)：

H01L29/80 C ,  H01L21/28 301B ,  H01L29/80 E ,  H01L29/72 H ,  H01L27/06 101U ,  H01L27/06 F ,  H01L29/50 J

Fターム (54件)：

4M104AA05 ,  4M104BB06 ,  4M104BB11 ,  4M104BB12 ,  4M104CC03 ,  4M104DD34 ,  4M104FF31 ,  4M104GG06 ,  4M104GG11 ,  4M104GG12 ,  5F003AZ01 ,  5F003BA92 ,  5F003BB04 ,  5F003BB90 ,  5F003BC90 ,  5F003BE04 ,  5F003BE90 ,  5F003BF03 ,  5F003BF06 ,  5F003BH18 ,  5F003BJ01 ,  5F003BJ16 ,  5F003BM02 ,  5F003BM03 ,  5F003BP12 ,  5F003BP31 ,  5F003BZ03 ,  5F082AA08 ,  5F082BA35 ,  5F082BA47 ,  5F082BC03 ,  5F082BC08 ,  5F082CA02 ,  5F082CA03 ,  5F082CA05 ,  5F082EA13 ,  5F082EA22 ,  5F102GA02 ,  5F102GA04 ,  5F102GA12 ,  5F102GB01 ,  5F102GB05 ,  5F102GC01 ,  5F102GD01 ,  5F102GD04 ,  5F102GJ05 ,  5F102GL05 ,  5F102GM05 ,  5F102GN05 ,  5F102GR01 ,  5F102GR04 ,  5F102GT01 ,  5F102HC01 ,  5F102HC15