特許
J-GLOBAL ID:200903051642216740
論理回路
発明者:
,
出願人/特許権者:
代理人 (1件):
真田 有
公報種別:公開公報
出願番号(国際出願番号):特願2004-176141
公開番号(公開出願番号):特開2004-274795
出願日: 2004年06月14日
公開日(公表日): 2004年09月30日
要約:
【課題】 CMOS論理回路において、高速動作および拡張性の高い回路設計を可能にし、部品の調整手間を大幅に減少させることにより開発工数が大幅に削減され、さらに、同一の基本部品を使用することにより歩留りの向上を図れ製造価格の低廉化を促進する。【解決手段】 第1の入力信号A<0>を反転出力する第1反転部4aと、第1の入力信号の反転信号XA<0>を反転出力する第2反転部4bと、第1反転部4aの出力と第2の入力信号とのNAND演算を行なって出力する第1出力部4cと、第2反転部4bの出力と第2の入力信号の反転信号とのNAND演算を行なって出力する第2出力部4dとをそなえ、第1出力部4cと第2出力部4dがそれぞれ、第2の入力信号A<1>と第2の入力信号の反転信号XA<1>とにより切り換わるように構成する。【選択図】 図17
請求項(抜粋):
第1の入力信号を反転出力する第1反転部と、
第1の入力信号の反転信号を反転出力する第2反転部と、
該第1反転部の出力と該第2の入力信号とのNAND演算を行なって出力する第1出力部と、
該第2反転部の出力と該第2の入力信号の反転信号とのNAND演算を行なって出力する第2出力部とをそなえ、
該第1出力部と該第2出力部がそれぞれ、該第2の入力信号と該第2の入力信号の反転信号とにより切り換わるように構成されたことを特徴とする、論理回路。
IPC (2件):
FI (2件):
Fターム (21件):
5J042BA19
, 5J042CA08
, 5J042CA09
, 5J042CA18
, 5J042CA19
, 5J042CA24
, 5J042CA27
, 5J042DA01
, 5J042DA03
, 5J042DA04
, 5J056AA03
, 5J056BB02
, 5J056BB51
, 5J056BB58
, 5J056CC00
, 5J056CC09
, 5J056DD13
, 5J056DD28
, 5J056DD29
, 5J056FF09
, 5J056GG14
引用特許:
出願人引用 (7件)
-
半導体装置
公報種別:公開公報
出願番号:特願平4-339981
出願人:株式会社日立製作所, 日立デバイスエンジニアリング株式会社
-
パストランジスタ論理回路
公報種別:公開公報
出願番号:特願平7-315603
出願人:川崎製鉄株式会社
-
アメリカ合衆国特許4,566,064号公報
-
特開昭59-226号公報
-
アメリカ合衆国特許4,622,648号公報
-
特開昭59-201527号公報
-
アメリカ合衆国特許4,621,338号公報
全件表示
審査官引用 (1件)
前のページに戻る