特許
J-GLOBAL ID：200903055033316326
カオス信号発生器
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-217240
公開番号（公開出願番号）：特開平8-083166
出願日： 1994年09月12日
公開日（公表日）： 1996年03月26日
要約：
【要約】【目的】 ディジタル回路における、一次写像関数を用いたカオス信号発生器であって、長い周期を有するカオス信号の発生器を提供する。【構成】 ディジタルテントマッピング手段100の出力信号から、減算器104において、オフセットカウンタ106の出力するオフセット信号が減算される。減算後の信号がディレイエレメント102において1クロック遅延された後、ディジタルテントマッピング手段100の入力に供給される。レジスタ108は、オフセットカウンタ106がカウントした後の最初のディジタル信号を記憶する。コンパレータ110は、レジスタ108の記憶内容と、ディレイエレメント102の出力信号との比較し、一致していればオフセットカウンタをカウントさせるべく一致信号をオフセットカウンタ106に供給する。これによって、オフセットは適宜更新され、カオス信号の周期が長くなる。
請求項（抜粋）：
入力ディジタル信号に、ディジタルテントマップを適用し、適用後の出力ディジタル信号を出力するディジタルテントマッピング手段と、オフセット信号を出力するオフセットカウンタと、前記出力ディジタル信号から前記オフセット信号を減算する減算手段と、前記減算後の出力ディジタル信号を1クロック遅延させて、前記ディジタルテントマッピング手段に、次の入力ディジタル信号として供給する遅延手段と、前記オフセットカウンタがカウント動作を行った後に、前記遅延手段が最初に出力する入力ディジタル信号を記憶する記憶手段と、前記記憶手段に記憶されている信号の値と、前記遅延手段が出力する入力ディジタル信号の値とを比較し、一致した場合に前記オフセットカウンタにクロック信号を印加し、前記オフセットカウンタにカウント動作させるコンパレータと、を含み、前記入力ディジタル信号をカオス信号として外部に出力することを特徴とするカオス信号発生器。
IPC (3件)：
G06F 7/58
, G06F 15/18 520
, H03K 3/64
