特許
J-GLOBAL ID：200903078824583530

半導体装置の製造方法

発明者：
池上 浩

池上 浩 について

, 
羽多野 正亮

羽多野 正亮 について

, 
山下 創一

山下 創一 について

, 
関根 誠

関根 誠 について

, 
依田 孝

依田 孝 について

, 
金子 尚史

金子 尚史 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願2004-156732
公開番号（公開出願番号）：特開2005-340478
出願日： 2004年05月26日
公開日（公表日）： 2005年12月08日
要約：
【課題】ボイドを低減させためっき膜を得ることができる半導体装置の製造方法を提供する。【解決手段】ウェハW上に層間絶縁膜10を形成し、その後層間絶縁膜10にビアホール10a及び配線溝10bを形成する。次いで、層間絶縁膜10上にバリアメタル12膜及びシード膜13を形成する。シード膜13を形成した後、シード膜13上にパルス光11を照射する。その後、シード膜13上に電解めっきによりめっき膜14を形成し、最後にビアホール10a内及び配線溝10b内に存在するバリアメタル膜12、シード膜13、及びめっき膜14がそれぞれ残るように層間絶縁膜10上の不要なバリアメタル膜12、シード膜13、及びめっき膜14をそれぞれ除去する。【選択図】図1
請求項（抜粋）：
基板上にCuのシード膜を形成する工程と、 前記基板上に形成されたシード膜を多結晶化する工程と、 多結晶化されたシード膜上に電解めっきによりCuのめっき膜を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L21/288 ,  H01L21/768
FI (2件)：
H01L21/288 E ,  H01L21/90 A
Fターム (43件)：
4M104BB04 ,  4M104BB37 ,  4M104DD37 ,  4M104DD52 ,  4M104HH13 ,  5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK00 ,  5F033LL06 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ53 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR25 ,  5F033RR29 ,  5F033SS11 ,  5F033SS21 ,  5F033WW00 ,  5F033WW01 ,  5F033XX02
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM