J-GLOBALについて

ENGLISH

文字サイズ
  • 小
  • 大

文献の詳細情報

文献J-GLOBAL ID:200902076451348181整理番号:92A0102520

VLSI Circuit Synthesis Based on Algorithmic Description with the Constraints of Time and Area.

アルゴリズム記述に基づく時間‐面積制約下でのVLSI回路設計

著者:XU X‐J(Tokyo Univ.)、ISHIZUKA M(Tokyo Univ.)
資料名:情報処理学会研究報告 巻:91 号:110(DA-60) ページ:57-65
発行年:1991年12月12日
  • J-GLOBALホームを見る
  • J-GLOBALをブックマークする

J-GLOBALでつながる、ひろがる、ひらめく

J-GLOBALについて

情報がつながる

J-GLOBALでは研究開発でキーとなる情報をつないでいます。例えば、文献と特許を人(著者・発明者)でつなぎ、そのつながりから次々と情報を取り出せます。
新たな気付きや、今まで見つからなかった情報の発見に役立ちます。

発想がひろがる

着目した情報が、連携する外部サイトリンクや内容が近い情報が見つかる関連検索でひろがります。
異分野の知識獲得や専門分野を超えた発想を支援します。

アイディアがひらめく

つながる・ひろがるの繰り返しから、思わぬ問題解決のヒントや新たなアイディアがひらめくキッカケを提供します。