文献

J-GLOBAL ID：200902076451348181   整理番号：92A0102520

アルゴリズム記述に基づく時間-面積制約下でのVLSI回路設計

VLSI Circuit Synthesis Based on Algorithmic Description with the Constraints of Time and Area.

著者 (2件)： XU X-J (Tokyo Univ.) ,  ISHIZUKA M (Tokyo Univ.)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 91  号： 110(DA-60)  ページ： 57-65  発行年： 1991年12月12日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： アルゴリズム記述に基づく上位レベルの回路構成の自動合成は重要...

シソーラス用語： 回路設計 ,...
準シソーラス用語： データパス合成

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=92A0102520&from=J-GLOBAL&jstjournalNo=Z0031B") }}

分類 (2件)： CAD,CAM  (JE10000A) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： アルゴリズム ,  記述 ,  面積 ,  制約 ,  VLSI回路 ,  設計