文献

J-GLOBAL ID：201002285488198413   整理番号：10A0402566

2.5nsバンクツーバンクアクティブ時間を持ちバンクグループ制限の無い7Gb/s/pin GDDR5 SDRAM

A 7Gb/s/pin GDDR5 SDRAM with 2.5ns Bank-to-Bank Active Time and No Bank-Group Restriction

著者 (30件)： OH Tae-Young (Samsung Electronics, Gyeonggi, KOR) ,  SOHN Young-Soo (Samsung Electronics, Gyeonggi, KOR) ,  BAE Seung-Jun (Samsung Electronics, Gyeonggi, KOR) ,  PARK Min-Sang (Samsung Electronics, Gyeonggi, KOR) ,  LIM Ji-Hoon (Samsung Electronics, Gyeonggi, KOR) ,  CHO Yong-Ki (Samsung Electronics, Gyeonggi, KOR) ,  KIM Dae-Hyun (Samsung Electronics, Gyeonggi, KOR) ,  KIM Dong-Min (Samsung Electronics, Gyeonggi, KOR) ,  KIM Hye-Ran (Samsung Electronics, Gyeonggi, KOR) ,  KIM Hyun-Joong (Samsung Electronics, Gyeonggi, KOR) ,  KIM Jin-Hyun (Samsung Electronics, Gyeonggi, KOR) ,  KIM Jin-Kook (Samsung Electronics, Gyeonggi, KOR) ,  KIM Young-Sik (Samsung Electronics, Gyeonggi, KOR) ,  KIM Byeong-Cheol (Samsung Electronics, Gyeonggi, KOR) ,  KWAK Sang-Hyup (Samsung Electronics, Gyeonggi, KOR) ,  LEE Jae-Hyung (Samsung Electronics, Gyeonggi, KOR) ,  LEE Jae-Young (Samsung Electronics, Gyeonggi, KOR) ,  SHIN Chang-Ho (Samsung Electronics, Gyeonggi, KOR) ,  YANG Yun-Seok (Samsung Electronics, Gyeonggi, KOR) ,  CHO Beom-Sig (Samsung Electronics, Gyeonggi, KOR) ,  BANG Sam-Young (Samsung Electronics, Gyeonggi, KOR) ,  YANG Hyang-Ja (Samsung Electronics, Gyeonggi, KOR) ,  CHOI Young-Ryeol (Samsung Electronics, Gyeonggi, KOR) ,  MOON Gil-Shin (Samsung Electronics, Gyeonggi, KOR) ,  PARK Cheol-Goo (Samsung Electronics, Gyeonggi, KOR) ,  HWANG Seok-Won (Samsung Electronics, Gyeonggi, KOR) ,  LIM Jeong-Don (Samsung Electronics, Gyeonggi, KOR) ,  PARK Kwang-Il (Samsung Electronics, Gyeonggi, KOR) ,  CHOI Joo Sun (Samsung Electronics, Gyeonggi, KOR) ,  JUN Young-Hyun (Samsung Electronics, Gyeonggi, KOR)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2010  ページ： 596-598  発行年： 2010年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： より高い解像度を持ちよりリアリスティックなモデリングおよびレンダリングのための3Dグラフィックシステムにおける高い広帯域性を実現するために,本研究では,2.5nsバンクツーバンクアクティブ時間を持ちバンクグループ制限の無い7Gb/s/pin GDDR5 SDRAMの開発を行った。ここでは,トップチップおよびデータ経路アーキテクチャ,IOセンス増幅器のための複製インピーダンスモニタ,FIFOに基づくBLSA_ENジェネレータおよびtRRD shmooグラフ,低遅延VPPジェネレータ,アクティブジッタキャンセラおよびその計測結果,について図表を用いて説明するとともに,チップのマイクログラフを図示した。

シソーラス用語： *DRAM ,  コンピュータグラフィックス ,  *レンダリング ,  マイクロ化 ,  半導体チップ ,  データパス ,  センス増幅器 ,  ジッタ
準シソーラス用語： *SDRAM ,  データ経路 ,  マイクログラフ ,  三次元コンピュータグラフィックス

分類 (2件)： 半導体集積回路  (NC03162T) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： バンク ,  グループ ,  制限 ,  SDRAM