文献

J-GLOBAL ID：201602228929058412   整理番号：16A0679363

III-V/シリコン不均一フォトニクスデバイスのための接触統合に向けて【Powered by NICT】

Towards contact integration for III-V/Silicon heterogeneous photonics devices

著者 (8件)： Ghegin E. (STMicroelectronics, 850 rue Jean Monnet, 38926 Crolles Cedex, France) ,  Rodriguez Ph. (Univ. Grenoble Alpes, F-38000, France) ,  Nemouchi F. (Univ. Grenoble Alpes, F-38000, France) ,  Jany Ch. (Univ. Grenoble Alpes, F-38000, France) ,  Brihoum M. (Univ. Grenoble Alpes, F-38000, France) ,  Halimaoui A. (STMicroelectronics, 850 rue Jean Monnet, 38926 Crolles Cedex, France) ,  Sagnes I. (CNRS-LPN, Route de Nozay, 91460 Marcoussis, France) ,  Szelag B. (Univ. Grenoble Alpes, F-38000, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IITC/AMC  ページ： 69-71  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 広い帯域幅と高いデータ速度への道を開くとしてシリコンフォトニクスは大きな関心事である。パイオニアシリコンフォトニクス方式は受動部品を含むSOI基板上のIII-V族レーザを統合することである。しかし,重要な開発がCMOS超大規模集積(VLSI)とIII-Vデバイスを組込体が必要である。本論文では,動作のレーザデバイスによる固定限界を考慮したIII-V族化合物表面に対する接触のCMOSと互換性のある積分スキーム(すなわち半導体メタライゼーションとプラグ)を提案した。冶金学的,形態学的,光学的および電気的研究に基づいて,200mm製造ラインにおける低い抵抗率をもつ安定で再現性のある接触を形成する目的のために提示しレビューした過程。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： プラグ ,  再現性 ,  互換性 ,  モルフォロジー ,  生産ライン ,  *LSI【IC】 ,  帯域幅 ,  メタライゼーション ,  電気抵抗率 ,  超LSI ,  CMOS
準シソーラス用語： SOI基板 ,  受動素子 ,  シリコンフォトニクス ,  データレート , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： シリコン ,  不均一 ,  フォトニクス ,  統合