文献

J-GLOBAL ID：201602276913722654   整理番号：16A1373787

ロジック用不揮発性メモリのための新しい垂直アシスト動作型セレクトゲート・ラテラルカップリング・セルの性能改善

Improved Performance of Novel Vertical Assist Operating Select Gate Lateral Coupling Cell for Logic Nonvolatile Memory

著者 (3件)： Sung-Kun Park (Syst. IC Div., SK Hynix, Cheongju, South Korea) ,  Kwang-Il Choi (Syst. IC Div., SK Hynix, Cheongju, South Korea) ,  Nam-Yoon Kim (Syst. IC Div., SK Hynix, Cheongju, South Korea)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 37  号： 4  ページ： 412-415  発行年： 2016年 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本稿では,新しい構造と動作を用いて,純粋なロジックプロセスのための高性能ロジック用不揮発性メモリを報告した。セレクトゲート・ラテラルカップリング(SGLC)セルは,小セルサイズ,高速プログラミング,過剰消去なしという利点を有しているが,比較的少ないプログラム/消去(P/E)サイクルの間にオンしているセルの電流が減るという重大な問題がある。SGLCセルにアシストゲート(AG)を設け,さらに新しい動作方法を採用することによって,100倍から10000倍ほどの大幅なサイクリング性能改善を行った。AGを使用する当初の目的は,Fowler-Nordheim消去の動作のためであった。しかし,AGを,消去動作のためだけではなく,新しい垂直アシスト(VA)動作法を用いてカップリング比を向上するプログラミングのためにも使用した。新しいVA-SGLCセル構造の採用と,垂直カップリングおよび水平カップリングの組合せによって,それは同じプロセスを使用した従来のSGLCセルよりも,高いプログラミング速度,広いV_Tウィンドウ,および高いエンデュランスを示した。その結果,プロセス追加やセルサイズ増加をすることなく,4Vを超えるV_Tウィンドウを維持しながら,10μsのプログラム時間で10000倍のP/Eサイクルという性能を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST

シソーラス用語： 不揮発性メモリ ,  *論理回路 ,  データ書込 ,  データ消去 ,  *記憶素子 ,  セル構造 ,  耐久性 ,  *フラッシュメモリ ,  電子技術
準シソーラス用語： CMOS技術 ,  *CMOS論理回路 ,  *メモリセル ,  ロジック回路

著者キーワード (5件)： standard logic CMOS ,  Embedded flash ,  lateral coupling ,  nonvolatile memory (NVM) ,  select gate (SG)

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： ロジック ,  不揮発性メモリ ,  垂直 ,  アシスト ,  性能改善