文献

J-GLOBAL ID：201602283241859290   整理番号：16A0650556

埋込システムにおける高性能低電力揮発性PCMのための書込モードを意識したループタイリング【Powered by NICT】

Write Mode Aware Loop Tiling for High Performance Low Power Volatile PCM in Embedded Systems

著者 (5件)： Qiu Keni (, College of Information Engineering, Capital Normal University, Beijing, China) ,  Li Qingan (State Key Laboratory of Software Engineering, Wuhan University, Wuhan, China) ,  Hu Jingtong (School of Electrical and Computer Engineering, Oklahoma State University, OK) ,  Zhang Weigong (, College of Information Engineering, Capital Normal University, Beijing, China) ,  Xue Chun Jason (Department of Computer Science, City University of Hong Kong, Tat Chee Ave, Kowloon, Hong Kong)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 65  号： 7  ページ： 2313-2324  発行年： 2016年 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： MCUのための主記憶として,特にMLC PCM,PCMの設計従来のDRAM展開を代替する有望な技術である。しかし,PCM/MLC PCMは,長い書込みレイテンシと大きな書込みエネルギーに悩まされている。最近の研究は,種々の書き込み動作のための高速または低速モードを採用することにより,PCMの欠点を克服するコンパイラ指向性二重書込(CDDW)方式を提案した。大規模ループについては,著者らは,書込み事例の寿命は非常に長いであり,高価な低速モードによる記述だけであることを観測した。本論文では,効果的に書込インスタンスの寿命を減少させ,ループにおける効率的な高速書き込みの数を最大化するために書込みモードを意識したループタイリングアプローチを提案した。実験結果は,提案した手法は,性能を改善する50.8%と平均CDDWアプローチと比較してベンチマークセット全体に渡って動的エネルギーを減少させる32.0%によることを示した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： DRAM ,  コンパイラ ,  待ち時間 ,  指向性 ,  高速度 ,  主メモリ ,  低速度 ,  *揮発性
準シソーラス用語： 最大化 ,  *低電力化 ,  *高性能化 ,  *埋込みシステム , 【Automatic Indexing@JST】

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  制御方式  (JC02030K)

タイトルに関連する用語 (8件)： 埋込システム ,  低電力 ,  揮発性 ,  PCM ,  書込 ,  意識 ,  ループ ,  タイリング