文献

J-GLOBAL ID：201602286930873985   整理番号：16A1150554

PCHBのスケールアップ可能な合成 WCHBハイブリッド擬似遅延不感回路【Powered by NICT】

Scalable Synthesis of PCHB-WCHB Hybrid Quasi-Delay Insensitive Circuits

著者 (3件)： Lai Yi-Hsiang (Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan) ,  Chuang Chi-Chuan (Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan) ,  Jiang Jie-Hong R. (Department of Electrical Engineering and the Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 35  号： 11  ページ： 1797-1810  発行年： 2016年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 集積回路のクロックとタイミング変動との戦いにおける注意増加コストはシステム実現のための非同期手法を再考する設計者。種々の技術の中で,準遅延鈍感設計は,その非常に緩和されたタイミング仮定のために有望である。が,その高価な論理オーバーヘッドは,性能と電力改善の有望性を無効にすると,その採用の大きな障害のままである。この障害を克服するために,本論文では,効率的な静的性能解析手順とプリチャージ半緩衝液と弱い条件付き半分バッファ回路最適化のための合成フローを提案した。実験結果は,パイプラインサイクルタイム制約の下での効率的な性能解析と効果的な面積低減を実証した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 性能分析 ,  集積回路 ,  クロック ,  電力 ,  制約条件 ,  *スケールアップ
準シソーラス用語： 回路最適化 , 【Automatic Indexing@JST】

分類 (2件)： CAD,CAM  (JE10000A) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： スケールアップ ,  擬似 ,  遅延