文献

J-GLOBAL ID：201602290758694526   整理番号：16A0726687

優れたデバイス性能を持つInAs/InPコア-シェルナノワイヤトランジスタ【Powered by NICT】

InAs/InP core-shell nanowire transistors with outstanding device performance

著者 (1件)： Sasaki Satoshi (NTT Basic Research Laboratories, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： CSW  ページ： 1  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電界効果トランジスタ(FET)を最適化したゲートオールアラウンド(GAA)ゲート・オーバーラップ構造を持つInAs/InPコア-シェルナノワイヤ(NW)を用いて作製した。オン状態特性は,高い電子移動度をもつInAsコアによって決定される,電子が限定されている。オフ状態特性については,85mV/decadeの優れたしきい値スイング(SS)はInPシェルによって導入された向上した界面品位に起因している。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 最適化 ,  *ヒ化インジウム ,  *リン化インジウム ,  界面 ,  FET【トランジスタ】 ,  電子移動度 ,  ゲートオールアラウンド構造 ,  改変
準シソーラス用語： オフ状態 ,  オン状態 ,  オーバラップ ,  ゲートオールアラウンド , 【Automatic Indexing@JST】

分類 (3件)： 図形・画像処理一般  (JE04010I) ,  データ保護  (JD01020V) ,  符号理論  (ND02030R)

タイトルに関連する用語 (4件)： InAs ,  InP ,  コア-シェル ,  ナノワイヤトランジスタ