文献

J-GLOBAL ID：201702214771980307   整理番号：17A0182301

低電圧計算のための変動TFETの意識型性能解析【Powered by NICT】

Variation Aware Performance Analysis of TFETs for Low-Voltage Computing

著者 (3件)： Sehwag Vikash ,  Maji Saurav ,  Sharad Mrigank
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： iNIS  ページ： 93-97  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： トンネル電界効果トランジスタ(TFET)は,その低いleakagecurrentと優れたしきい値スイングによる低パワーエレクトロニクスにおけるoutperformMOSFETsことができる。近年,サブスレッショルドコアの設計におけるTFETのtheapplicationを提案し,百ミリボルトで動作する照合。Howeverprocess誘起変化は,このような低電圧でTFETの達成可能な利点をassessingtheが考慮する必要がある。,分布および調節ofsuch低電源電圧に関係する非理想性をモデル化する必要がある。AlGaSb/InAs Hetrojunction TFET(HTFET),InAs/Si HTFETsとMOFETsから成るdigitaldesignのデバイスperformancemetrics(エネルギー消費,動作周波数)に及ぼすプロセス変動効果の解析をpresentthe。calibratedTFETコンパクトモデルに基づく著者らの評価は,TFET回路はプロセス変動からMOSFETよりもlessaffectedことを示した。TFETとCMOSのエネルギー遅延積を比較し,プロセス変動と電源電圧雑音を考慮した。さらに,低電圧,分散ディジタルLowDropアウト(LDO)に基づく低リプル供給distributionforサブ閾値TFETブロックの実現可能性研究を提示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： MOSFET ,  パワーエレクトロニクス ,  実用化試験 ,  モデリング ,  *性能分析 ,  ディジタル方式 ,  エネルギー消費 ,  CMOS ,  サブ閾値 ,  プロセス変動 ,  動作周波数 ,  電源電圧 ,  *低電圧
準シソーラス用語： コンパクトモデル ,  *トンネル電界効果トランジスタ , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： 低電圧 ,  計算 ,  TFET ,  意識 ,  性能解析