文献

J-GLOBAL ID：201702216836915799   整理番号：17A0242475

FPGAを用いた非最小位相DC-DC昇圧コンバータの出力電圧追跡のためのアンチリセットワインドアップ補償による内部モデル制御器の実現【Powered by NICT】

Implementation of an internal model controller with anti-reset windup compensation for output voltage tracking of a non-minimum phase dc-dc boost converter using FPGA

著者 (3件)： Tarakanath K. (Department of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India) ,  Patwardhan Sachin C. (Department of Chemical Engineering, Indian Institute of Technology Bombay, Mumbai, India) ,  Agarwal Vivek (Department of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： SPEC  ページ： 1-6  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,連続伝導モード(CCM)の非最小相(NMP)昇圧形DC-DCコンバータの出力電圧トラッキング問題は内部モデル制御(IMC)フレームワークの下で研究した。大きな設定点変化を実現するために望まれているならば,操作入力は過渡時の飽和が得られると供給はアンチリセットワインドアップのためのされていないと,閉ループ性能を劣化させる可能性がある。入力飽和により生じるリセットワインドアップに対処するために,入力飽和が起こる後にのみアンチワインドアップ補償器はIMCフレームワーク,活性になることを一次フィルタからなる内に導入した。フィルタパラメータを選択するための提示した調整指針。修正IMC法の有効性は,昇圧形DC-DCコンバータのMATLABシミュレーションを用いて検証した。実応用により,提案したアプローチを統合することの実現可能性を評価するために,プロトタイプブーストコンバータに対するFPGAベースモジュール(NI CompactRIO 9104)を用いて行ったハードウェア実験。シミュレーション研究および実験的評価は,アンチワインドアップ補償なしで得られた入力挙動に関連した,改良方式を採用した入力は急速に不飽和化,これは閉ループ応答を有意に改善することを明確に示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： シミュレーション ,  *位相 ,  フィルタ ,  高速度 ,  *変換器 ,  補償装置 ,  *FPGA
準シソーラス用語： MATLAB ,  アンチワインドアップ ,  入力飽和 ,  目標値 ,  *昇電圧 ,  *内部モデル制御 ,  *出力電圧 ,  *ブーストコンバータ , 【Automatic Indexing@JST】

分類 (3件)： 電力変換器  (NB08030B) ,  システム設計・解析  (IA02030D) ,  システム・制御理論一般  (IA02010H)

タイトルに関連する用語 (9件)： FPGA ,  位相 ,  DC ,  昇圧コンバータ ,  出力電圧 ,  追跡 ,  アンチリセットワインドアップ ,  補償 ,  内部モデル制御