文献

J-GLOBAL ID：201702218354585584   整理番号：17A0055016

ソフトエラー耐性データパスのための混合誤り訂正方式とその設計の最適化【Powered by NICT】

Mixed error correction scheme and its design optimization for soft-error tolerant datapaths

著者 (2件)： Oh Junghoon (School of Information Science, Japan Advanced Institute of Science and Technology, 1-1 Asahidai, Nomi, Ishikawa, Japan 923-1211) ,  Kaneko Mineo (School of Information Science, Japan Advanced Institute of Science and Technology, 1-1 Asahidai, Nomi, Ishikawa, Japan 923-1211)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： APCCAS  ページ： 362-365  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： VLSIのダウンサイジングのために,ソフトエラーに起因する信頼性問題をより明示的になってきた。これまでのシステムレベル手法におけるいくつかの研究は,比較再試行と多数決投票に基づく誤り訂正方式を用いた一時的なフォールトトレラントデータパスを提案した。本論文では,資源と待ち時間低減の効率的な利用を考慮して,各方式の長所を利用する二誤り訂正方式の組合せを導入した。添加では,二方式の待ち時間最適化統合を見つけるために発見的アルゴリズムを提案した。データパス合成実験は二種類の誤差補正法の組み合わせは,潜時の改善を達成することを明らかにした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 超LSI ,  待ち時間 ,  *データパス ,  ダウンサイジング ,  *誤り訂正 ,  信頼性 ,  *最適化 ,  *ソフトエラー
準シソーラス用語： 発見的アルゴリズム , 【Automatic Indexing@JST】

分類 (2件)： パターン認識  (JE07000S) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (6件)： ソフトエラー ,  耐性 ,  データパス ,  誤り訂正 ,  設計 ,  最適化